

'Patent'Abstracts of Japan

PUBLICATION NUMBER

57103434

PUBLICATION DATE

28-06-82

APPLICATION DATE

17-12-80

APPLICATION NUMBER

55179468

APPLICANT: MATSUSHITA ELECTRIC IND CO LTD;

INVENTOR:


YAMADA HARUYASU;

INT.CL.

H03K 23/30

TITLE

FREQUENCY DIVIDING CIRCUIT



ABSTRACT :

PURPOSE: To reduce the power consumption, by applying a power source voltage lower than that for a 1/2 frequency divider of the succeeding stage to a 1/2 frequency divider of the preceding stage and by connecting the output of the frequency divider of the preceding stage to the input of the frequency divider of the succeeding stage directly.

CONSTITUTION: Since an input signal VIN connected to terminals 12 and 13 is connected with opposite polarities between preceding and succeeding blocks 1-1 and 2-1, an FF of transistors TRs 26 and 25 is inverted in the block 1-1 when the signal VIN is H, and an FF of TRs 27 and 28 is inverted in the block 2-1 when the signal VIN is L, and the 1/2 frequency dividing operation is executed, respectively. Voltages supplied to load resistances 38-41 of blocks 1-1 and 2-1 are given through a TR42 from a bias voltage VB_2 of a terminal 44 lower than a voltage V_{cc} of a terminal 43. Output terminals 47 and 48 of the block 2-1 are connected directly to the input of a differential amplifier consisting of TRs 49- 52 of blocks 1-2 and 2-2 of a 1/2 frequency divider of the preceding stage, and the output of a 1/2 frequency divider of the succeeding stage has the level shifted by emitter follower TRs 53 and 54 and diodes 55-58 and is outputted from output terminals 59 and 60.

COPYRIGHT: (C) JPO

(9 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭57-103434

①Int. Cl.3 H 03 K 23/30 識別記号

庁内整理番号 7232-5 J 砂公開 昭和57年(1982)6月28日

発明の数 1 審査請求 未請求

(全 4 頁)

❸分周回路

@特

頭 昭55—179468

②出 願 日

願 昭55(1980)12月17日

②発明者 山田晴保

門真市大字門真1006番地松下電

器産業株式会社内

切出 願 人 松下電器産業株式会社

門真市大字門真1006番地

砂代 理 人 弁理士 中尾敏男 ダ

外1名

明 細 警

1、発明の名称 . 分周回路

2、特許請求の範囲

エミックカップルドロジック構成の多段分局器 において、前段化分周器の負荷抵抗の接続される 電源電圧を次段の化分周器の負荷抵抗の接続される 電源電圧よりも低い電源に接続し、前記前段化 分局器の出力端子を直接前記次段の分周器入力端 子に接続するととを特徴とする分周回路。

3、発明の詳細を説明

本発明はBCL (エミッタカップルトロジック) 回路で構成された分周回路に関し、特に分局器の 低消費電力化に関するものである。

従来のBCLで構成された地分局券の例を第1 図に示す。1.2は等しい回路構成で、トランジスタ(以下Taと略す)3.4は入力差動アンプ、 Ta6.6はフリップフロップ回路(以下BFと略 す)、Ta7.8はブロック2の出力を入力するTa ゲート、8.10はエミッタホロワTa、Ta1 1は 定電流トランジスタである。ブロック2 K ついてもブロック1 と構成が等しいので相当するTaK同一の番号を付す。12.13 は信号の入力端子、14はパイアス電圧端子、15.16 はそれぞれ正負の出力端子である。17 は電源端子である。

入力信号はプロック1と2で逆接続されているので動作は入力信号の半周期ととに異る。プロック1は+∀imが B で に なるときにT = 6 . 6 のフリップフロップが反較する。同様にプロック2は + ∀imが L で に なるときに フリップフロップが反転する。か互のプロックが反転できるのは、 半 断前に 札手像のフリップフロップが反転している ためで T = 7 . 8 のゲートの Q 圧が反転している ためでる。

ところでこの外の分面器ではTm9.10より成るエミッタホロワが4ケ使用されている。基本動作で必要なものはTm11の定電低パスだけであるから電源から接地点に至る電流パスは2本から6本になったことにある。エミッタホロワと含えども電流をあまり小さくすると動作スピードが低下

持局超57-103434(2)

するのであまり小さくすることはできない。従ってこれらのエミッタボロワのために消費電力が大きくなる。分局器の段数が少ない場合には大きな問題ではないが、段数が増加した場合とか1 G E 等の分周器には高速スイッチング動作が必要となり1 段当りの電流も増加し消費電力も大きなものとなる。

第2図において1-1.2-1は第1図に示す

アス電圧を加え、信号に容量を介して端子12に入力する。Ta29と30のペース電圧を比較した場合 147より 148が高いのでTa29に電流が流れ 強子46は "L" 端子47は "B" となる。 次に入力パルス 12 が 20 タイミングで "L" になると 1 2 5 ・ 2 6 よりなる 2 7 フロップが動作してそのまま出力は保持される。 一方 Ta23、24よりなる差動 アンプでは Ta23が 導通する。 Ta31、32のペース 電圧を比較すると出力 増子46は "L" で 第子45 は "R" で あった出力 端子48 は "L" となり、 端子47 は "B" となる。

次に③のタイミングではTm24が導通するが、
Tm27,28のフリップフロップが動作して出力
端子47,48の状態は保持される。一方Tm21,
23の差動アンプではTm21が講通する。Tm29,
30のペース電圧を比較した場合、出力燁子47が「H*、端子48が「L*であるのでタイミング①の場合と異なりTm30が導通し、端子46は

従来外のプロック1・2に相当する。2段目の分 周春のプロック1・2・2・2も同様である。 端 子12・13は信号入力端子、Ta21・22と Ta23・24はそれぞれ差動アンプを構成する。 Ta26・26とTa27・28はそれぞれフリップフロップを構成し、Ta22・30とTa31・32はプロック1・1と2・1の出力をお互のプロックに入力するゲート・ランジスタ、Ta33・34と抵抗36・36はパイアス端子37の電圧から定電旋を作る回路、抵抗36・39・40・41は負荷抵抗、Ta42は端子43の電流より低い端子44のパイアス電圧からプロック1・1・2-1の電源を作るトランジスタである。

次にこの分周器の動作を説明する。第3図に動作説明のためのパルズ波形を示す。出力端子45.46.47.48のパルス波形は V45. V44.

V47. V48である。入力パルス Visが①のタイミングで「H・になるとTR21が海通する。この分周器が初段の場合は端子13には適当なパイプス電圧を加え端子12には抵抗を介して等しいパイ

"し"、始子46は"耳"となる。以上のことを 缺返すことにより分周動作を行う。

ところで第2図では従来の分局器と比較して第1図のごときエミッタホロワTme・10が入っていないので例をばTm26のコレクタエミッタ間電圧が小さくなり、Tm26が飽和領域に入りスイッチングスピードが遅くなる可能性がある。しかしながらTmのペースエミッタ間電圧は0.7~0.8 V あり、負荷抵抗38の提得を0.3 V 程度にむさえれば、Tm25のコレクタ抵抗が極端に大きくないかざりTm25を未飽和にむさえることは容易である。また負荷抵抗の電流の1部を直接ペース電流とするがTmの電流増幅率を100程度とすれば1%程度なので問題はない。

1 段目から2 段目への出力はトランジスタ42 で前もって電源端子43の電圧よりも下げてあるので、出力の直旋パイナス電圧はその分だけ低い電圧となり次段のブロック1-2.2-2で構成される分周器への出力は端子47.48から直接出力される。T849.60と61.62は差熱ア

排稿昭57-103434(3)

ンプを構成し、抵抗ア1.72.73.74亿そ の負荷抵抗である。とれら差點アンプを構成する Taのベースに前段の分周器の出力信号が直接入力 される。2段目の分周器の動作については前記と **憩明した1段目の分周器と同様である。ただし入** 力の電圧が高くなるため全体的にバランス電圧レ ペルを高くする必要があるので、負荷抵抗で1 . 72.73.74は直接電源端子43に接続され ている。電源が5 ▼程度以上であれば2段分の分 周器を直接接続することが可能である。2段以上 は出力端子のレベルシフトをしないと次段への接 続が不可能であるのでエミッタホロワトランジス タ53.64とダイオード65~58でもってレ ベルシフトを行う。出力信号は端子59,60か らとり出され、直流レベルも次の2段構成の分周 器の入力に直結されるのに最適な電圧になる。

第2図の例では電源よりも低い電圧を作るのに パイプス電圧 V=2とトランジスタ42を用いたが、 このトランジスタ42の換りに T=21、22と T=23、24から構成される差動増幅器の定電流 特性を利用して抵抗38.30の電池質の洗子を接続し、この接続点と電泳とを選当な電圧降下を生ずる共通抵抗で接続し、同様に抵抗40.41の電源側の端子も同様に構定してもよい。なぜなら前記共通抵抗を促れる電流は一定であるのでこの抵抗の両端の電圧は常に一定である。寄生容量・等によるリップルの影響が小さければこの構設でも充分である。また同様な理由により抵抗38.30,40,41の電源側の端子を全部接続し、この接続点と電源とを適当な電圧降下を生ずる様な1本の共通抵抗で接続しても良い。

以上の本発明の分周殺柄成によれば次の効果を 得ることができる。

- (1) 分周器2段分でエミッタホロワを6回路なく することができ、電源から接地点までの電流パスを従来の12個から6個に被らすことができ、 定電流源とエミッタホロワの電流を等しいとす ると電力は分に削砂できる。
- (2) 出力強子およびフリップフロップのエミッタ...... ホロワが除去できたので信号伝達のベスが短か

くなり、スイッチング速度が早まり、分局でき . る最大周波数が向上できる。

以上の本発明の実施例では分局器2段構成ととにエミッタホロワを入れてレベルシフトするものであるが、電源に余裕があれば3段構成でもそれ以上の直結が可能である。3段構成であれば電力は44%に低波できる。この分局器は半導体集積 回路に適したもので上記効果を十分発揮できるものである。

4、図面の簡単な説明

第1図に従来の分局器図、第2図に本発明の分 周器の一実施例の回路図、第3図に本発明の分局 器の分局動作を説明するためのタイミング図である。

1-1.1-2.2-1.2-2……分局プロック、12.13……信号入力端子、21~32 ……トランジスタ、42……トランジスタ、43 ……電原培子、44……電原より低い嫁子、45 ~48……出力達子。

代理人の氏名 弁理士 中 尾 敏 男 だか1名

15開設57-103434(4)

第 1 図

